[PART 01] 1장: 디지털 논리회로 설계 소프트웨어인Vivado ML을 설치하고 사용하는 방법을 살펴본다. 2장: 디지털 논리회로 설계 소프트웨어인 Quartus Prime을 설치하고 사용하는 방법을 살펴본다. [PART 02] 3~4장: 조합논리회로를 VHDL과 Verilog HDL 언어로 설계하는 방법을 살펴보고, 직접 회로를 설계해본다. 5장: 순차논리회로를 VHDL과 Verilog HDL 언어로 설계하는 방법을 살펴보고, 직접 회로를 설계해본다. 6장: 기타 논리회로를 VHDL과 Verilog HDL 언어로 설계하는 방법을 살펴보고, 직접 회로를 설계해본다. [PART 03] 7장: 디지털 논리회로 설계에서 학습한 내용을 토대로, 디지털 시스템의 일종인 디지털 시계를 직접 설계해본다. 8장: 키트의 확장 포트에 다양한 장치를 연결하여 응용 회로를 직접 설계해본다.

PART 01 디지털 논리회로 설계 소프트웨어의 설치와 사용 CHAPTER 01 Vivado ML의 설치와 사용 SECTION 1.1 Vivado ML의 설치 SECTION 1.2 Vivado ML의 사용 CHAPTER 02 Quartus Prime의 설치와 사용 SECTION 2.1 Quartus Prime Lite의 설치 SECTION 2.2 Quartus Prime Lite의 사용 PART 02 디지털 논리회로의 설계 및 실습 CHAPTER 03 조합논리회로 설계 (1) SECTION 3.1 기본 논리 게이트 실습과제 : 설계 소프트웨어를 이용한 디지털 논리회로 설계 SECTION 3.2 전가산기 실습과제 : 전감산기 설계 SECTION 3.3 디코더 실습과제 : 인코더 설계 SECTION 3.4 입출력 장치 실습(스위치 인코딩) 실습과제 : 7-세그먼트 FND 디코더 설계 SECTION 3.5 멀티플렉서 실습과제 : 디멀티플렉서 설계 SECTION 3.6 크기 비교기 실습과제 : 수 정렬회로 설계 연습문제 CHAPTER 04 조합논리회로 설계 (2) SECTION 4.1 n비트 가산/감산기 실습과제 : BCD 가산기 설계 SECTION 4.2 '1' 개수 카운터 실습과제 : Leading One 카운터 설계 SECTION 4.3 패리티 발생기 실습과제 : 패리티 검사기 설계 SECTION 4.4 리플 가산기 실습과제 : Carry Look Ahead 가산기 설계 연습문제 CHAPTER 05 순차논리회로 설계 SECTION 5.1 간단한 상태도 구현 실습과제 : 클럭 분주회로 설계 SECTION 5.2 레지스터의 표현 실습과제 : 병렬-직렬 변환회로 설계 SECTION 5.3 Up-Down 카운터 실습과제 : 동기식 BCD 카운터 설계 SECTION 5.4 순차검출기 301 실습과제 : 교통신호등 제어기 설계 연습문제 CHAPTER 06 기타 논리회로 설계 SECTION 6.1 클럭을 사용하는 회로와 사용하지 않는 회로 SECTION 6.2 스텝 클럭(펄스) 발생회로 SECTION 6.3 양방향 버스 PART 03 디지털 시스템 설계 및 실습 CHAPTER 07 디지털 시계 설계 SECTION 7.1 MSL 설계 SECTION 7.2 DCL 설계 SECTION 7.3 TL 설계 SECTION 7.4 AL 설계 SECTION 7.5 FND 출력 설계 SECTION 7.6 부가적인 기능 및 디지털 시계 실행 CHAPTER 08 응용회로 설계 SECTION 8.1 스위치 매트릭스 입력 SECTION 8.2 부저 사운드 구동 SECTION 8.3 Text LCD 출력 SECTION 8.4 Dot Matrix 출력 SECTION 8.5 L293D 드라이버를 이용한 스텝모터 제어 SECTION 8.6 DRV8834 드라이버를 이용한 스텝모터 제어 SECTION 8.7 서보모터 제어 부록A Verilog의 데이터 타입과 연산자 부록B VHDL의 데이터 타입, 연산자, attributes 부록C DIGCOM 키트